1. 数字集成电路前端设计培训
   数字集成电路前端设计培训
   培训目标
   帮助学员熟悉典型数字ASIC/SOC开发流程，课程结束后能够独立完成数字电路的所有前端设计工作，并具备中级以上的数字设计水平。
    
   培训对象
   电子、通信、计算机等相关专业本科毕业,一年以上工作经验的在职工程师；
   电子、通信、计算机等相关专业较高年级在读研究生；
   一般高校需要项目经验的任课教师。
    
   培训内容
   1.UWB项目介绍，立项分析、实现方案的规划。
   2.VLSI系统的设计方法学，时序分析法、基于Snopsys EDA Tools Chain实现的完整ASIC设计流程、数字设计库的介绍，分析、创建，及使用。
   3.编码及仿真技巧。编码规范、RTL验证仿真技术、门级仿真技术。
   4.综合技术。基于DC的综合技巧，关注受综合约束驱动的设计，时序路径、时序弧、基于TCL的综合运行和综合结果的关键信息分析。
   5.静态时序分析技术。基于PT的静态时序分析策略，选取、过程处理、基于TCL的静态时序分析运行，关键信息分析。
   6.可测试设计技术。基于DFT compiler和TetraMax的DFT技术，DFT技术的算法、基本的测试设计流程、基于TCL的DFT设计实现。
   7.形式验证技术。基于Formality的形式验证方法、基于匹配策略的形式验证技术、基于TCL的形式验证过程。
   8.功耗控制技术。基于PrimePower的功耗分析技术，基于Power Compiler的时钟门控技术、基于数字单元库的功耗分析方法、基于TCL的功耗分析等多种功耗分析方法和时钟门控技术的实现。
   9.LAYOUT设计流程。基于ASTRO的芯片Layout技术及基于SPEF反标提取的PostLayout相关数字流程，包含在PostLayout中的网表提取、参数提取、形式验证、静态实现验证、门级功能仿真、功耗分析。
   10.UWB项目开发过程中的各种电路优化手段。
   11.ASIC设计流程的高级话题，例如跨时钟域信号的处理，同步抚慰电路设计及相关流程处理等设计技巧。
   12.FPGA设计技巧。介绍FPGA的物理构成，实现技术、约束技术、使用技巧等。
2. 
    
3. 
    
    
4. 
    
    
5. 
    
6. 
    
7. 
    
8. 
    
9. 
    
    
10. 
     
     
     
     
11. 
     
12. 
     
13. 
     
     
     
     
14. 
     
     
     
     
15. 
       
16. 
    
17. 
     
18. 
     
     
19. 
     
     
20. 
    
    

"