SOC Encounter 6.1培训

ENCOUNTER平台

Encounter平台是基于90纳米及其以下工艺，针对复杂、低功耗设计的，从RTL到GDSII

的完整设计环境。它囊括了纳米级数字设计的一整套技术，包括：综合、测试、形式验

证、物理原型、信号完整性分析和时序、布局、设计约束管理、高良品率优化、功耗优

化等等。Encounter平台提供了一个完整的设计流程：从RTL综合及面向测试的设计，通

过物理原型和层次分割，到终的时序及制造收敛，等等。它提供好的硅片质量（时

序、面积、及线路功耗）、精确验证、SI监控布线、及新的对高级65纳米设计非常关

键的高良品率及低功耗设计能力。Encounter平台可以提高您的生产力、简化设计复杂

度、并缩短产品的上市时间。

 

此次课程针对新版的Encounter 6.1的技术特点及应用进行讲解，通过学习及上机练习，您将运用Encounter 6.1学习：

－ 运用虚拟原型技术进行设计布局规划

－ 自动布局

－ 扫描链重组

－ 运用试布线技术在设计早期阶段估计芯片拥塞

－ 寄生参数抽取及延时计算

－ 时钟树综合

－ 设计层次化划分及布局规划

－ 设计物理层次化划分及时序规划

－ 功耗分析，电源网络分布及电源分析

－ 时序优化和收敛

 

培训对象：

有0－1年设计经验的数字IC设计工程师

预修知识：  

1．  UNIX基础

2．  VERILOG HDL语言

3．  CMOS集成电路设计基础

4．  TCL语言

 

课程内容：

第一部分

*      综述

*      RTL综合

*      设计布局规划

*      电源网络规划

自动布局  

*      扫描链优化及重组

*      试布线分析 

第二部分

*      寄生参数抽取及时序分析

*      时序优化及收敛

*      时钟树综合

*      电源网络及特殊互连布线

*      设计层次化划分

*      电源分析